|
已选(0)清除
条数/页： 排序方式： |
| 全数字IRIG-B码解调方法的研究 学位论文
: 中国科学院研究生院, 2012
作者: 王丽敏
 Adobe PDF(883Kb) |  收藏 | 浏览/下载：163/3 | 提交时间：2012/08/30
Irig-b码 全数字解调 Fpga 全数字costas环 精度 |
| 基于ARM＋FPGA的IRIG-B码产生器的研制 期刊论文
时间频率学报, 2012, 卷号: 35.0, 期号: 004, 页码: 218
作者: 高林; 胡永辉 ; 侯雷
收藏 | 浏览/下载：0/0 | 提交时间：2021/11/29
IRIG-B码 ARM芯片 现场可编程门阵列（FPGA） 数字调制 |
| 基于mega128单片机的IRIG-B(DC)解调研究 会议论文
第三届全国虚拟仪器大会论文集, 中国广西桂林, 2008-12-01
作者: 曾婷; 华宇; 黄长江; 孙中尉
Adobe PDF(594Kb) | 收藏 | 浏览/下载：134/1 | 提交时间：2012/10/19
Irjg-b(Dc)码 Atmega128 解调|abstract 国际标准的irig-b格式时间码(简称b码)作为时间同步标准 在靶场测量 控制 计算 导航 电力 通信 气象等设备中都被广泛采用。本文详细介绍了irig-b(Dc)码的帧结构 以及格式信息 并在avr单片机系列的atmega128单片机的平台下实现了对b(Dc)码信号的解调 同时通过串口输出解调后的时间信息 并给出了测试结果。 |
| GPS&IRIG-B码时间系统分析 期刊论文
电子科技, 2005, 期号: 7, 页码: 21-25
作者: 马红皎; 胡永辉
Adobe PDF(918Kb) | 收藏 | 浏览/下载：84/1 | 提交时间：2012/07/03
时间 Irig-b码 Gps |
| 基于FPGA的靶场时间统一系统 学位论文
: 中国科学院研究生院, 2004
作者: 杨 蕾
Adobe PDF(1257Kb) | 收藏 | 浏览/下载：124/1 | 提交时间：2012/07/13
时间统一系统 时统设备 Irig-b码 可编程逻辑器件 Fpga 集成 |
| 用CPLD实现的靶场时码产生器 会议论文
, 中国安徽黄山, 2004
作者: 杨蕾; 胡永辉
Adobe PDF(574Kb) | 收藏 | 浏览/下载：82/1 | 提交时间：2012/10/19
时间 Irig-b码 Cpld|abstract|Cpld|abstract Irig-b串行时间码(简称b码)是一种国际通用时间格式码 广泛应用于靶场时间信息传递和各系统的时间同步。以往的b码产生器存在电路复杂 可靠性低的不足。利用cpld设计实现的可编程的b码产生器 将硬件电路模块化 把各功能模块集成到一个芯片中 简化了硬件电路 提高了可靠性。本文详细阐述了该产生器的软硬件设计。实测结果表明 该b码产生器经解调后能正确显示时间 性能稳定可靠。 |
| CPLD技术及其在现代时统中的应用 期刊论文
时间频率学报, 2003, 期号: 1, 页码: 40-47
作者: 杨蕾; 胡永辉
Adobe PDF(245Kb) | 收藏 | 浏览/下载：88/0 | 提交时间：2012/07/03
Isp Cpld Vhdl Irig-b码 |
