| 基于DSP Builder的非传统定点数加法器的设计 |
| 熊伟; 胡永辉; 梁青
|
| 2008
|
| 发表期刊 | 西安邮电学院学报
 |
| ISSN | 1007-3264
|
| 卷号 | No.67期号:1页码:41195 |
| 摘要 | 本文提出了利用DSP Builder来设计与实现非传统定点数加法器的新方法。DSP Builder是Altera公司推出的一个基于FPGA的系统级的数字信号处理开发工具,非传统定点数的加法器广泛应用于特殊用途的高速运算器中。本文采用优化技术,用DSP Builder设计与实现了基于SD编码的无进位延时的快速加法电路,通过计算机仿真,取得了满意的结果。 |
| 部门归属 | 时间用户系统研究室
|
| 关键词 | Fpga
Dspbuilder
Sd编码
无进位延时
|
| 语种 | 中文
|
| 文献类型 | 期刊论文
|
| 条目标识符 | http://210.72.145.45/handle/361003/2853
|
| 专题 | 时间用户系统研究室
|
推荐引用方式
GB/T 7714 |
熊伟,胡永辉,梁青. 基于DSP Builder的非传统定点数加法器的设计[J]. 西安邮电学院学报,2008,No.67(1):41195.
|
| APA |
熊伟,胡永辉,&梁青.(2008).基于DSP Builder的非传统定点数加法器的设计.西安邮电学院学报,No.67(1),41195.
|
| MLA |
熊伟,et al."基于DSP Builder的非传统定点数加法器的设计".西安邮电学院学报 No.67.1(2008):41195.
|
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论